рис. 4.3. Графическое изображение микросхемы КР537РУ10

При обращении к внешней памяти данных формируется шестнадцати-

разрядный адреса, младший байт которого выдается через порт РО, а стар-ший --- выдается через порт Р2. Байт адреса , выдаваемый через порт РО нужно зафиксировать , т.к. в дальнейшем линии порта РО используются как шина данных, через которую байт данных принимается из памяти при чте-нии или выдается в память данных при записи.

Для фиксации младшего байта шестнадцатиразрядного адреса ис-пользуем внешний регистр . В его качестве используем восьмиразрядный регистр КР1533ИР22 . Микросхемы этой серии по сравнению другими сериями ТТЛ микросхем обладают минимальным значением произведе-ния быстродействия на рассеиваемую мощность и предназначены для организации высокоскоростного обмена и обработки информации .

Микросхема КР1533ИР22 представляет из себя восьмиразрядный регистр на триггерах с защелкой с тремя состояниями на выходе . При-менение выхода с тремя состояниями и увеличенная нагрузочная спо-собность обеспечивает возможность работы непосредственно на магист-раль в системах с магистральной организацией без дополнительных схем интерфейса . Именно это позволяет использовать КР1533ИР22 в ка-честве регистра, буферного регистра и т.д.

рис.4.4. Графическое изображение КР1533ИР22

Режимы работы регистра КР1533ИР22 приведены в таблице истин-ности 4,6..

истинности КР1533ИР22

Базовый элемент микросхемы - В-триггер- спроектирован по типу проходной защелки . При высоком уровне напряжения на входе стро-бирования информация проходит со входа на выход минуя триггер , отсюда высокое быстродействие . При подаче напряжения низкого уровня регистр переходит в режим хранения . Высокий уровень напря-жения на входе Е7, переводит выходы микросхемы в высокоимпедансное состояние .

Байт адреса выдаваемый через порт РО фиксируется во внешнем регист-ре КР1533ИР22 по отрицательному фронту сигнала АЬЕ подаваемому на вход С, т.к. в дальнейшем линии порта РО используются как шина данных, по которой байт из внешней памяти программ вводится в ОМЭВМ.. Когда младший байт адреса находится на выходах порта РО , сигнал АЬЕ защелки-вает его в адресном регистре .

4.3.3. Интерфейс микропроцессор-память

Общий интерфейс микропроцессор-память имеет три шины . Шина -это тракт , по которому можно передавать и принимать данные, адреса и сигналы управления , с каждой шиной ассоциируются источник и получатель . Для шины адреса (ША) источником является микропроцес-сор , а получателем память . Шина адреса направляется сразу к не-скольким получателям , поэтому приходится решать , какой из них яв-

ляется приемником информации , для этой цели используется дешифра-тор . Шина данных является двунаправленной шиной , т.е. направлена

I,

в микропроцессор и память . Данные может выдавать микропроцессор , а память принимать их (операция записи в память ) или, наоборот, считывав! ( операция считывания из памяти ) ,

Однако для ПЗУ шина данных будет однонаправленной , причем ПЗУ служит источником , а микропроцессор получателем . А ОЗУ не-обходимо информировать , является она источником или получателем . Информация подобного рода передается от МП по шине управления .

рис 4.5. Упрощенная структурная схема процессорного модуля.

В микроконтроллерных системах , построенных на основе КР1816ВЕ51 , возможно использование двух типов внешней памяти : постоянной памяти программ и оперативной памяти данных . Электри-ческая схема , на которой показана связь между микропроцессором и системой памяти приведена на рис. 4.6.

При обращении к внешней памяти данных (КР537РУ10) формируется восьмиразрядный адрес, выдаваемый через порт РО ОМЭВМ. Возможно формирование шестнадцатиразрядного адреса, младший байт которого вы-дается через порт РО, а старший -- выдается через порт Р2, Байт адреса , вы-даваемый через порт РО фиксируется во внешнем регистре (микросхема ^^4 КР1533ИР22) по отрицательному фронту сигнала АЬЕ, т.к. в дальнейшем линии порта РО используются как шина данных, через которую байт данных принимается из памяти (ВВ8 КР537РУ10) при чтении или выдается в память данных при записи. При этом сигнал чтение стробируется сигналом ОМЭВМ

КО , а запись -- сигналом ОМЭВМ ЖК . При работе с внутренней памятью

сигналы КБ и ~№К не формируются.

Память программ расположена на микросхеме К573РФ6 емкостью 8 Кбайт. Чтение из внешней памяти программ (ВВ9) стробируется сигналом

ОМЭВМ Р8ЕN. При обращении к внешней памяти программ всегда форми-руется шестнадцатиразрядный адрес, младший байт которого выдается через порт РО, а старший -- через порт Р2. При этом байт адреса выдаваемый че-рез порт РО фиксируется во внешнем регистре (^^4) по отрицательному фронту сигнала АЬЕ, т.к. в дальнейшем линии порта РО используются как шина данных, по которой байт из внешней памяти программ вводится в ОМЭВМ.. Когда младший байт адреса находится на выходах порта РО , сиг-нал АЬЕ защелкивает его в адресном регистре (ОЕ)4). Старший байт адреса находится на выходах порта Р2 в течение всего времени обращения к ППЗУ

(ВВ9). Сигнал Р8ЕЫ разрешает выборку байта из ППЗУ, после чего выбран-ный байт поступает на порт РО и вводится в ОМЭВМ (^^2). Дешифратор ВВ5 (КР1533ИД7) вырабатывает сигналы обращения к внешним устройст-вам , одним из них является сигнал АА , который при использовании двух внешних логических элементов ИЛИ , на которые подаются сигна-

лы КО и йРК , позволяет производить выборку внешней памяти данных . Основная функция сигнала АЬЕ - обеспечить временное согласова-ние передачи из порта РО на внешний регистр младшего байта адреса в цикле чтения из внешней памяти программ . Сигнал АЬЕ приобретает значение 1 дважды в каждом машинном цикле . Это происходит даже тогда , когда в цикле нет обращения внешней памяти программ . Доступ к внешней памяти данных возможен только в том случае , если сигнал АЬЕ отсутствует , поэтому для доступа первый сигнал АЬЕ во втором машинном цикле блокируется . При обращении к внешней памяти про-

грамм сигнал Р8ЕN выполняет функцию строб-сигнала чтения . Вре-менные диаграммы на рис 4.7. и 4.8. иллюстрируют процесс выборки

команды из внешней памяти программ и работу с внешней памятью данных в режимах чтения и записи соответственно .

Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14